Công nghệ bán dẫn là gì


TỔNG QUAN về các bước xử lý hóa học buôn bán dẫn

Thiết bị buôn bán dẫn là quá trình áp dụng nhằm tạo thành chip, mạch tích đúng theo có mặt trong số đồ vật điện với năng lượng điện tử từng ngày.

Bạn đang xem: Công nghệ bán dẫn là gì

Nó là 1 trong những chuỗi các bước của các bước giải pháp xử lý hình họa cùng chất hóa học trong số ấy những mạch năng lượng điện tử đã dần tạo ra trên một wafer làm cho bởi vật tư phân phối dẫn tinh khiết. Silicon là vật tư chào bán dẫn thường xuyên được thực hiện tốt nhất bây chừ, cùng rất thích hợp hóa học buôn bán dẫn khác biệt. Quá trình sản xuất toàn thể từ đầu đến chip đóng gói chuẩn bị cho lô sản phẩm bao gồm từ sáu mang lại tám tuần và được triển khai trên các cửa hàng chuyên môn cao được gọi là fabs. Bánh xốp Một điển hình nổi bật wafer được gia công trường đoản cú silibé rất là tinh khiết được tLong thành thỏi mono-tinc hình tròn trụ (boules) lên đến 300 milimet (khá thấp hơn 12 inch) có 2 lần bán kính bằng phương pháp sử dụng quá trình Czochralski. Những thỏi tiếp đến được thái thành tnóng bao gồm độ dày 0,75 mm cùng đánh nhẵn để sở hữu được một bề mặt khôn xiết thường xuyên cùng bằng phẳng. Một Khi những tấm được chuẩn bị, nhiều bước xử lý cần thiết nhằm cấp dưỡng hóa học bán dẫn tích hợp mạch mong muốn. Nói tầm thường, công việc rất có thể được chia thành hai khu vực vực: Xử lý xong xuôi trước Trsống lại cách xử trí cuối Chế biến Trong buôn bán dẫn chế tạo máy, công việc bào chế khác biệt lâm vào hoàn cảnh tứ loại chính: Lắng ứ đọng, diệt, Patterning, cùng sửa đổi các tính chất điện. Lắng ứ là ngẫu nhiên quy trình mọc lông, áo lông, hoặc gửi một tài liệu vào wafer. Công nghệ gồm sẵn bao gồm và lắng đọng trang bị lý khá (PVD), và ngọt ngào khá chất hóa học (CVD), ngọt ngào điện hóa (ECD), epitaxy chùm phân tử (MBE) và gần đây hơn, ngọt ngào lớp nguyên ổn tử (ALD) trong số những người dân khác. Quá trình đào thải ngẫu nhiên nhưng mà đào thải vật liệu trường đoản cú các wafer hoặc với số lượng béo hoặc vẻ ngoài tinh lọc và bao hàm chủ yếu của quá trình etch, cả nhị tương khắc axit ướt và thô tương khắc nhỏng etch ion bội phản ứng (RIE). Hóa hóa học cơ planarization (CMP) cũng là 1 quy trình vứt bỏ áp dụng giữa những cấp. Patterning bao gồm một loạt các quá trình hình hoặc chuyển đổi làm nên ngày nay của các vật liệu ngọt ngào và thường được gọi là in thạch bạn dạng. ví dụ như, vào in thạch bản thông thường, wafer được lấp một Hóa chất call là một Âôphotoresist ". Các photoresist được tiếp xúc do một ÂôstepperÂ", một sản phẩm công nghệ tập trung, Canh lề, với dịch rời các phương diện nạ, nhằm lộ phần lựa chọn của wafer cùng với ánh sáng bước sóng nthêm . Các Quanh Vùng chưa phơi sáng sủa được cọ sạch mát vày một giải pháp cải cách và phát triển. Sau Lúc xung khắc hoặc bào chế không giống, cản quang quẻ sót lại được kéo ra bởi vì tro plasma. Sửa đổi các trực thuộc tính điện sẽ bao hàm lịch sử dân tộc của doping nguồn transistor và cống ban sơ của lò khuếch tán và kế tiếp bằng phương pháp cấy ion. Các quy trình doping được theo sau vị lò nấu bếp thủy tinh hoặc trong các vật dụng tiên tiến, vị ủ sức nóng nkhô cứng (RTA) mà ship hàng nhằm kích hoạt dopants ghép. Sửa thay đổi những nằm trong tính điện hiện giờ cũng không ngừng mở rộng nhằm sút hằng số điện môi trong low-k vật tư biện pháp nhiệt thông qua Việc xúc tiếp cùng với ánh sáng cực tím trong xử trí UV (UVP). Nhiều chip văn minh có tám hoặc các cấp độ chế tạo trên hơn 300 bước giải pháp xử lý trình từ bỏ. Front End Processing "Front End Processing" đề cập đến sự có mặt của các bóng phân phối dẫn trực tiếp trên silinhỏ. Các wafer thô được thiết kế theo phong cách vì sự vững mạnh của một hết sức sạch, phần nhiều lớp silinhỏ tất cả khi hữu khuyết qua epitaxy. Trong những vật dụng lô ghích tiên tiến tốt nhất, trước lúc bước epitaxy silinhỏ, mẹo nhỏ được tiến hành để nâng cấp năng suất của những nhẵn cung cấp dẫn được gây ra. Một phương pháp liên quan đến sự việc ra mắt một "căng thẳng mệt mỏi bước", trong những số ấy một biến thể silibé nlỗi "silicon-germanium" (SiGe) được gửi. lúc silibé epitaxy lắng, mạng tinch thể bị kéo dãn dài một chút, tác dụng là nâng cao tính cầm tay điện tử. Một phương thức khác, được hotline là "silibé bên trên hóa học giải pháp điện" technology tương quan đến việc cnhát một tờ giải pháp năng lượng điện giữa những wafer silibé liệu cùng những lớp mỏng tanh silinhỏ epitaxy tiếp theo sau. Pmùi hương pháp này hiệu quả vào bài toán tạo nên những transistor với bớt cảm giác cam kết sinh. Silinhỏ dioxide Kỹ thuật mặt phẳng dứt trước Tiếp theo là: tốc độ phát triển của các cổng điện môi, theo truyền thống cuội nguồn silibé dioxide (SiO2), hình thái các cổng, hình dáng những vùng mối cung cấp với cống, với cấy tiếp sau hoặc khuếch tán của các tạp chất để sở hữu được những tính chất điện bổ sung ước muốn. Trong những vật dụng bộ lưu trữ, tàng trữ các tế bào, những tụ năng lượng điện thông thường, cũng được chế tạo trên thời đặc điểm đó, cả hai vào bề mặt silibé hoặc xếp ông xã lên nhau bên trên các nhẵn bán dẫn. Lớp kyên ổn loại Một Khi những thiết bị cung cấp dẫn không giống nhau đã làm được tạo thành bọn họ nên được liên kết cùng nhau nhằm chế tạo ra thành những mạch năng lượng điện mong muốn. Như vậy "Back End Of Line "(BEOL A- phần sau của mặt trước của wafer chế tạo, không nên nhầm lẫn với" chấm dứt trở về "của chip chế tạo trong đó đề cập đến gói cùng thí nghiệm giai đoạn) liên quan tới sự việc tạo thành kim loại nối dây được bóc biệt bởi giải pháp nhiệt độ hóa học năng lượng điện môi. Các vật liệu biện pháp điện là truyền thống lâu đời là một trong những bề ngoài SiO2 hoặc một ly silicate, nhưng lại vật tư hằng số điện môi thấp vừa mới đây new được sử dụng. Những chất điện môi hiện thời với bề ngoài của SIOC cùng bao gồm hằng số năng lượng điện môi khoảng tầm 2,7 (so với 3,9 cho SiO2), mặc dù vật tư có hằng số bé dại nhất là 2.2 đang được cung ứng mang lại công ty phân phối chip. Liên kết Trong lịch sử, những dây kim loại gồm nhôm. Trong phương pháp này để hệ thống dây năng lượng điện hay được hotline là "nhôm trừ", bộ phim chăn nhôm được gửi thứ nhất, khuôn chủng loại, với sau đó tương khắc, để lại dây điện bị xa lánh. Sau đó vật liệu điện môi được lắng trên dây ptương đối. Các lớp kim loại khác biệt được kết nối cùng nhau bằng cách ăn mòn lỗ, gọi là "vias," trong vật tư phương pháp năng lượng điện và gửi chi phí vonfram trong bọn họ với cùng một chuyên môn CVD.

Xem thêm: 4 Cách Đơn Giản Để Bạn Nâng Cao Hiệu Suất Làm Việc : Chỉ Cần 2 Giây

Cách tiếp cận này vẫn được áp dụng vào sản xuất của tương đối nhiều chip ghi nhớ nhỏng bộ lưu trữ truy vấn ngẫu nhiên đụng (DRAM) là số cấp kết nối là nhỏ tuổi, hiện nay đang có hơn bốn. Gần trên đây hơn, nhỏng số lượng của những cấp cho liên kết cho lô ghích đang tạo thêm đáng kể vị con số bự các transistor nhưng mà hiện nay được kết nối cùng nhau vào một cỗ vi cách xử lý hiện đại, sự chậm trễ thời hạn trong hệ thống dây điện vẫn trở cần đặc biệt liên tưởng sự thay đổi trong tài liệu khối hệ thống dây năng lượng điện từ bỏ bởi nhôm lịch sự đồng với từ bỏ dioxit silic nguyên vật liệu thấp-K new rộng. Nâng cao công suất này cũng đi kèm với ngân sách bớt qua bào chế Damascene đó vứt bỏ quá trình xử trí. Trong chế tao Damascene, trái ngược với technology nhôm trừ, vật tư lưỡng cực lắng thứ nhất là 1 bộ phim chăn cùng được dập khuôn với để lại lỗ hổng hoặc tự khắc hào. Trong "Damascene single" sản xuất, đồng tiếp đến được gửi vào những lỗ hoặc rãnh phủ quanh do một sản phẩm rào phyên mỏng tanh dẫn vias đầy hoặc dây "dòng" khớp ứng. Trong technology "Damascene kép", cả hai rãnh cùng trải qua trước lúc được chế sự ngọt ngào và lắng đọng của đồng dẫn tới sự có mặt của tất cả nhì qua và cái bên cạnh đó, liên tiếp sút con số các bước chế biến. Sở phim hàng rào mỏng dính, hotline là Copper Barrier Seed (CBS), là quan trọng để ngăn ngừa sự khuếch hài lòng vào điện môi. Bộ phlặng tường ngăn lý tưởng phát minh là có hiệu quả, tuy nhiên là số đông không tồn tại. Nhỏng sự hiện hữu của bộ phim truyện vô số rào cản đối đầu và cạnh tranh với các mặt cắt ngang dây đồng có sẵn, xuất hiện những rào cản tiếp tục dẫu vậy mỏng tuyệt nhất thay mặt đại diện cho 1 Một trong những thách thức lớn số 1 đang diễn ra trong chế biến đồng ngày hôm nay. Vì con số những liên kết nút tăng, planarization của các lớp trước đó là quan trọng nhằm bảo vệ bề mặt phẳng trước lúc in thạch bạn dạng tiếp theo sau. Nếu không có nó, những cung cấp ngày dần trsống nên xung quanh teo và không ngừng mở rộng bên ngoài chiều sâu của trung khu điểm của in thạch bản gồm sẵn, can thiệp cùng với kĩ năng quy mô. CMPhường (Cơ khí Hóa chất tiến công bóng) là phương thức sơ chế để giành được như thế tuy nhiên planarization thô "etch lại" vẫn còn thỉnh thoảng áp dụng nếu con số những nấc kết nối là ko có không ít rộng cha. Wafer xem sét Bản hóa học khôn cùng tuần tự giải pháp xử lý wafer đã làm cho tăng nhu yếu về đo lường và tính toán trong thân quá trình chế tao khác biệt. Wafer thiết bị khám nghiệm giám sát được thực hiện nhằm xác minh rằng các tnóng vẫn còn xuất sắc cùng không biến thành hỏng sợ bởi các bước xử trí trước kia. Nếu con số diesÂ-những mạch tích phù hợp cuối cùng đã đổi thay chipsÂ-on một wafer đo lường và thống kê như ko vượt vượt một ngưỡng xác minh trước, wafer được cởi túa vắt vày đầu tư chi tiêu vào bào chế tiếp. Thiết bị chất vấn Một lúc quá trình Front End đã làm được xong xuôi, những đồ vật bán dẫn sẽ yêu cầu chịu một loạt các xem sét điện nhằm khẳng định xem chúng ta vận động đúng. Tỷ trọng của những trang bị bên trên wafer tìm kiếm thấy để triển khai đúng được Hotline là năng suất. Fab soát sổ những chip bên trên wafer với cùng một thể nghiệm năng lượng điện tử mà nghiền đầu dò nhỏ bé nhỏ so với chip. Máy khắc ghi mỗi chip xấu với cùng 1 giọt thuốc nhuộm. Các ngân sách fab mang lại thời gian thử nghiệm; giá là vào thiết bị tự của cent mỗi giây. Chip thường xuyên có phong cách thiết kế cùng với Âôtestability features "để tăng vận tốc thí nghiệm, cùng sút ngân sách bình chọn. Thiết kế giỏi cố gắng để chất vấn với những thống kê thống trị những góc: cực của hành vi silinhỏ tạo ra vị ánh sáng chuyển động kết hợp với phần đa thái cực của quá trình giải pháp xử lý fab. Hầu hết các kiến thiết đối phó với hơn 64 góc. Bao phân bì Sau Lúc thể nghiệm, wafer được ghi cùng tiếp nối tạo thành từng bị tiêu diệt. Chỉ tốt, chip không nhuộm tiếp tục được đóng gói. Bao so bì nhựa hoặc gnhỏ liên quan đến sự việc đính bị tiêu diệt, liên kết các tấm lót bị tiêu diệt nhằm những chân trên gói, niêm phong cùng chết. Dây nhỏ dại được sử dụng nhằm kết nối cùng với miếng đệm nhằm các chân. Trong các ngày cũ, dây điện được gắn bằng tay thủ công, cơ mà bây giờ vật dụng mục đích xây dừng thực hiện trọng trách. Theo truyền thống, các dây với những chip là đá quý, dẫn mang đến một Âôlead frame "(phát âm Âôleed frameÂ") của đồng, đã có mạ bởi côn trùng hàn, một các thành phần hỗn hợp của thiếc và chì. Chì là độc, vày vậy dẫn miễn Âôlead frames "hiện giờ là thực hành thực tế tốt nhất. Gói chip quy mô (CSP) là công nghệ đóng gói khác. Nhựa gói gọn chip này thường lớn hơn đáng kể đối với bị tiêu diệt thực tế, trong lúc các chip CSPhường. là gần như kích cỡ của khuôn. CSP.. hoàn toàn có thể được thi công mang đến từng chết trước khi wafer là thái hạt lựu. Các chip gói gọn được đánh giá lại để bảo vệ rằng họ không biến thành hỏng lỗi vào quy trình gói gọn cùng các vận động kết nối die-to-pin đã làm được triển khai một cách đúng chuẩn. Một laser etches tên với số của Chipa bên trên vỏ hộp. Danh sách các bước: Đây là 1 trong những danh sách những chuyên môn chế biến được sử dụng những lần trong một đồ vật năng lượng điện tử hiện đại và ko nhất thiết buộc phải bao quát một thứ trường đoản cú ví dụ. Wafer chế biến - Wet sạch - photolithography - Ion ghép (trong những số đó dopants được nhúng vào trong những wafer chế tạo ra Khu Vực của tăng (hoặc giảm) dẫn) - tự khắc khô - ướt tương khắc - tro Plasma - phương thức khám chữa nhiệt độ - ủ nhiệt độ nkhô giòn - Lò anneals - Nhiệt lão hóa - Hóa chất Vapor Deposition (CVD) - Physical Vapor Deposition (PVD) - epitaxy chùm phân tử (MBE) - năng lượng điện hóa Deposition (ECD) - planarization Hóa chất-cơ học tập (CMP) - thí nghiệm Wafer (địa điểm năng suất năng lượng điện được xác minh) - Wafer backgrinding (để sút độ dày của wafer để chip hiệu quả có thể được gửi vào một sản phẩm mỏng như thẻ logic hoặc PCMCIA.) - Chuẩn bị chết - Wafer lắp - Die giảm IC Bao bì - Die đi kèm - IC Bonding - Dây liên kết - Lật chip - Tab bonding IC Encapsulation - Baking - Mạ - Lasermarking - Trim cùng hiệ tượng IC Thử nghiệm
(SEMICON CHẾ) Các bước chế biến chào bán dẫn